现行 SJ 21185-2016
印制电路用挠性基材环境试验方法 印制电路用挠性基材环境试验方法
发布日期：
实施日期：2017-03-01
分类信息
发布单位或类别： 中国 行业标准-电子
CCS分类： L30电子元器件与信息技术 - 电子元件 - 印制电路
ICS分类： 31.180电子学 - 印制电路和印制电路板
标准简介

本标准规定了印制电路用挠性基材环境试验方法。本标准适用于印制电路用挠性覆铜箔层压板、覆盖层和粘结材料

相似标准/计划/法规
SJ 21180-2016
印制电路用挠性基材外观和尺寸检验方法
SJ 21179-2016
印制电路用刚性基材环境试验方法
SJ 21182-2016
印制电路用挠性基材化学性能测试方法
SJ 21183-2016
印制电路用挠性基材电气性能测试方法
SJ 21184-2016
印制电路用挠性基材机械性能测试方法
SJ 21181-2016
印制电路用挠性基材物理性能测试方法
GB/T 13557-2017
印制电路用挠性覆铜箔材料试验方法
Test methods for flexible copper-clad material for printde circuits
2017-07-31
环境电路基材印制试验方法

最后更新时间 2025-09-02