现行 SJ/T 10566-1994
可测性总线:第1部分:标准测试存取口与连界扫描结构 可测性总线:第1部分:标准测试存取口与连界扫描结构 Testability bus Part 1: Standard test access port and boundary scan architecture
发布日期:1994-08-08
实施日期:1994-12-01
分类信息
研制信息

起草单位: 天津大学、 北京自动测试技术研究所

起草人: 刘家松、 邓平

标准简介

本标准适用于在集成电路组装在一块印制电路板或其它基底上后测试集成电路间的互连性、测试集成电路本身和在这个器件正常工作期间观测或修改电路的动作

相似标准/计划/法规
结构存取总线扫描测试

最后更新时间 2025-08-29